在三星宣布量产3nm GAA工艺半年之后，2022年12月29日，晶圆代工龙头台积电正式在南部科学园区晶圆18 厂新建工程基地举行了3nm（N3）量产暨扩厂典礼，宣布其3nm正式量产。但是台积电并未公布其3nm的良率，仅表示目前其3nm良率与5nm量产同期相当。

根据接受Business Next采访的专门从事半导体的分析师和专家估计，目前台积电的3nm良率可能低至60%至70%，也可能高达75%至80%，这对于刚刚量产的3nm工艺来说是相当不错的。与此同时，金融分析师Dan Nystedt也在推特上表示，台积电目前的3nm良率与5nm良率在其上升初期相似，据媒体报道，其良率可能高达80%。

相比之下，此前的报道显示，三星晶圆代工业务在早期阶段的3nm（3GAE）的良率则只有10%到20%不等，并且没有明显改善。当然，三星的3nm是基于全新的GAA架构，而台积电则依然是基于FinFet技术，相比之下前者难度更高。

虽然估计差异很大，但台积电目前的N3良率有几点需要注意。首先，我们不知道这个数据是否计算的是通过台积电Fab 18的商用晶圆的良率，或者计算包含台积电客户各种IP的商用和测试晶圆的良率。其次，除了台积电及其客户之外，目前没有人知道商用或测试晶圆的确切良率。第三，如果我们只考虑商用晶圆，目前台积电的N3用于为早期采用者进行非常有限的设计，尽管这是基于市场传闻。

需要指出的是，台积电倾向于根据苹果公司（其最大的客户和前沿节点的阿尔法客户）的要求来开发其领先的生产技术，并且苹果根据台积电的能力量身定制其设计，因此初始良率可能高达80%也就不足为奇了。爆料显示，A17 Bionic以及苹果M2 Pro和M2 Max等芯片都是采用台积电3nm工艺。但是，对于为大众市场产品提供代工服务的3nm初始良率来说，60%的良率可能并不高。

台积电表示，其3nm制程技术性能、功耗及面积(PPA) 及晶体管体技术为业界最先进半导体逻辑制程技术，是继5nm(N5) 制程后另一个全新世代制程。相较N5 制程，3nm逻辑密度增加约60%，或相同速度下功耗降低30%~35%，并支持创新的TSMC FINFLEXTM 架构。

无论如何，由于台积电商业生产的N3设计数量有限（预计它几乎不超过三个IC），并且与产量相关的数据是代工厂及其客户妥善保管的商业秘密，外界无法对台积电N3的实际良率有多高或多低做出任何判断。

事实上，出于同样的原因，也很难将台积电的N3产量与三星代工早期阶段的3GAE产量进行比较。

此外，苹果可能是唯一一家采用台积电N3制程技术的公司，因为其他客户可能将使用具有进一步改良后的N3E。同时，早期的N3良率可能不适用于N3E（及其N3技术系列的其他节点），这种工艺技术实际上是整个行业应该关心的事情，因为它将被广泛使用。

现代半导体生产技术包含数千个工艺步骤，取决于材料、使用的晶圆厂设备工具、工艺配方和许多其他因素。因此，可能有数千种方法可以提高或降低产量，这就是为什么对一个因素如何影响其他因素有非常深刻的了解很重要的原因。由于台积电的N3（N3B），N3E，N3S，N3P和N3X是非常不同的制造技术，早期的N3的高良率对于其他N3系列节点是好兆头，但它们并不能保证其他节点会同样成功（或不成功）。

编辑：芯智讯-浪客剑