2月16日据中科院网消息，近日，由国家存储器基地主要承担单位长江存储科技有限责任公司(以下简称“长江存储”)与中国科学院微电子研究所联合承担的3D NAND存储器研发项目取得新进展。

据长江存储CEO杨士宁在IC咖啡首届国际智慧科技产业峰会(ICTech Summit 2017)上介绍，32层3D NAND芯片顺利通过电学特性等各项指标测试，达到预期要求。该款存储器芯片由长江存储与微电子所三维存储器研发中心联合开发，在微电子所三维存储器研发中心主任、长江存储NAND技术研发部项目资深技术总监霍宗亮的带领下，成功实现了工艺器件和电路设计的整套技术验证，向产业化道路迈出具有标志性意义的关键一步。

什么是3D NAND？

3D NAND通过将原本平铺的储存单元堆叠起来，形成多层结构，来提供容量，使原本只有1层的储存单元，堆叠成64层甚至更多。

从2D NAND到3D NAND就像平房到高楼大厦，我们之前见过的闪存多属于PlanarNAND平面闪存，也叫有2D NAND或者直接不提2D的，而3D 闪存，顾名思义，就是它是立体堆叠的。

普通NAND是平房，那么3D NAND就是高楼大厦，建筑面积一下子就多起来了，理论上可以无限堆叠。

3D NAND闪存也不再是简单的平面内存堆栈，而是建立在2D的基础上的一种新型技术，3D NAND还有VC垂直通道、VG垂直栅极两种结构。

传统的平面NAND闪存现在还谈不上末路，主流工艺是15/16nm，但10/9nm节点很可能是平面NAND最后的机会了，而3D NAND闪存还会继续走下去，目前的堆栈层数不过32-48层，厂商们还在研发64层甚至更高层数的堆栈技术。

3D NAND的优势

前一代2D NAND闪存不仅有SLC、MLC和TLC类型之分，为了进一步提高容量、降低成本，NAND的制程工艺也在不断进步，从早期的50nm一路狂奔到目前的15/16nm，但NAND闪存跟处理器不一样，先进工艺虽然带来了更大的容量，但NAND闪存的制程工艺是双刃剑，容量提升、成本降低的同时可靠性及性能都在下降，因为工艺越先进，NAND的氧化层越薄，可靠性也越差，厂商就需要采取额外的手段来弥补，但这又会提高成本，以致于达到某个点之后制程工艺已经无法带来优势了。

相比之下，3D NAND解决问题的思路就不一样了，为了提高NAND的容量、降低成本，厂商不需要费劲心思去提高制程工艺了，转而堆叠更多的层数就可以了，这样一来3D NAND闪存的容量、性能、可靠性都有了保证了，比如东芝的15nm NAND容量密度为1.28Gb/mm2，而三星32层堆栈的3D NAND可以轻松达到1.87Gb/mm2，48层堆栈的则可以达到2.8Gb/mm2。3D NAND闪存在容量、速度、能效及可靠性上都有很强优势。

我国面临的技术挑战

3D NAND作为革新性的半导体存储技术，其结构的高度复杂性给工艺制造带来全新的挑战。经过不懈努力，工艺团队攻克了高深宽比刻蚀、高选择比刻蚀、叠层薄膜沉积、存储层形成、金属栅形成以及双曝光金属线等关键技术难点，为实现多层堆叠结构的3D NAND阵列打下坚实基础。

存储器的可靠性是影响产品品质的重要一环，主要评估特性包括耐久性、数据保持特性、耦合和扰动，国际上在3D NAND领域的公开研究结果十分有限。器件团队通过大量的实验和数据分析，寻找影响各种可靠性特性的关键因素，并和工艺团队紧密协作，完成了器件各项可靠性指标的优化，最终成功实现了全部可靠性参数达标。

在电路设计层面，堆叠三维阵列的集成研发面临比平面型NAND更复杂的技术问题，需要结合三维器件及阵列结构特点进行分析和优化。设计团队对三维存储结构进行建模，采用根据层数可调制的编程、读取电压配置，补偿了器件特性随阵列物理结构的分布差异，降低了单元串扰影响。并且，应用了诸多创新性的先进设计技术，保证了芯片达到产品级的功能和性能指标。

3D NAND存储器芯片研发系列工作得到了国家集成电路产业基金、紫光控股、湖北省国芯投资、湖北省科投的支持。

我国半导体集成电路一直落后于国际水平，主要依赖于进口，据海关统计数据，去年我国集成电路产品进口额为1284亿美元。相关技术十分匮乏，大力投资技术研发势在必行。