6月26日，晶圆代工厂联电发布公告称，将以新台币3.85亿元向西门子电子设计自动化公司（以下简称“西门子EDA”）取得研发生产软件。预计这将提供联电在晶圆堆叠（wafer-on-wafer）和芯片晶圆堆叠（chip-on-wafer）技术提供的3D IC规划及组装验证方案。换句话来说，联电也将具备2.5D、3D IC与扇出型晶圆级封装能力，以满足客户先进封装之需求。

电子设计自动化工具（EDA,Electronic design automation）是指利用计算机辅助设计（CAD）软件，用来完成集成电路芯片的功能、验证、物理设计（包括布线、设计规则检查等）等流程的设计方式。目前全球三大EDA工具，联电皆有使用，其中去年向新思科技（Synopsys）累计支出达新台币8.5亿元，西门子EDA也有新台币5.2亿元。

EDA工具随制程工艺演变与时俱进，版本也持续的更新，联电本次取得自西门子EDA的金额达新台币3.85亿元（约合人民币8965万元），应用范围广泛，非属特定用途。预计应与去年第四季度西门子EDA与联电合作有关，提供联电多芯片3D IC规划、组装验证。也就是说，联电也将能为其客户提供先进封装服务。

3D IC包含垂直堆叠芯片的技术，如晶圆对晶圆堆叠及芯片对晶圆堆叠，皆是为了针对高性能逻辑芯片及SoC制造，是为了延续摩尔定律、持续提升芯片性能，高阶芯片走向多个小芯片（chiplet）、存储堆叠也已是必然的发展趋势。

在此之前，联电进入先进封装领域有迹可循，除去年底与西门子EDA合作外，今年年初，联电也宣布携手Cadence共同开发3D IC混合键合（Hybrid Bond）解决方案，该方案联电也已准备就绪，整合跨制程的技术，支持边缘人工智能（AI）、图像处理和无线通讯等终端应用的开发。

联电客户对于高性能运算、射频和AIoT等应用需求日益提升，3D IC需求相应增长，与全球EDA厂合作，能够协助客户加快整合产品设计之上市时间。联电以其丰富的晶圆凸块、堆叠式芯片及晶圆级封装等一站式服务经验，拓展至2.5D、3D IC解决方案，力求卡位先进封装商机。

编辑：芯智讯-林子