多年来，作为 PCI-SIG（负责控制 PCI-Express 规范开发的组织）的副总裁，理查德·所罗门 (Richard Solomon) 一直听到各种抱怨。比如，有人问PCI-SIG组织需要多长时间才能将最新规范推向业界。要知道CPU 和 GPU 制造商通常以两年为周期发布最新最好的芯片，更不用说网络交换芯片和以太网和 InfiniBand 接口卡的芯片制造商了，相比之下PCI-SIG新规范推出的时间要长的多。

目前，PCI-SIG 已进入稳定的三年周期，PCI-Express 6.0 将于 2022 年发布，PCI-Express 将于明年发布。Solomon 表示，这三年是推出新规范、为其获取硅片以及让成员通过其合规研讨会运行其产品以确保其能够被添加到该组织的集成商名单所需的时间。这一切都是在为期六个月的初步 FYI 测试阶段之后进行的，PCI-Express 6.0 的测试于本月初开始。

所罗门在本周于加利福尼亚州圣克拉拉举行的 2024 年 PCI-SIG 开发者大会上告诉记者和分析师，所有这一切都需要时间。

“我们收到了很多关于这个问题的疑问，”他说。“你们为什么不能加快速度？为什么花了这么长时间？你们在做什么？答案实际上是从完成规范到有硅片需要一段时间。在有硅片之前，我们真的无法开展合规计划。所以我们尽可能早地开始，实际上，我们已经到了 2024 年中期。PCI-Express 6.0 规范于 2022 年 1 月发布。业界花了整整两年，几乎两年半的时间，才达到测试和有硅片的程度。所有这些都存在。我们在合规计划中实际上进展得相当快。如果这听起来像一个借口，我很抱歉。我们真的不是故意的。这只是解释我们日程安排中的事情。”

Next Platform去年曾指出，PCI-SIG 需要加快其时间表，并努力使 PCI-Express 的路线图与芯片制造商和服务器供应商的路线图保持同步。对于同时拥有以太网、InfiniBand和Nvidia 专有的 GPU 内置 NVLink 的行业来说，这是一种广泛使用的互连，预计随着基于 CXL 的分层和共享主内存的使用增加，对 PCI-Express 的需求将会增加。

但是，一个拥有如此多成员的组织（目前大约有 970 个成员，并且还在不断增长）以及针对每项规范的高度审议流程可能无法以速度为目的。规范有无数委员会和工作组，这可能导致各种变更、预 FYI 和 FYI 测试以及合规研讨会。

“完成合规计划的设备可以选择在我们的网站创新者名单上列出，会员（实际上非​​ SIG 会员也可以，因为这是一个公开访问的网站）可以查看，并在做出购买和设计决策时根据我们的合规测试决定他们可能要考虑哪些产品，”Solomon 说。“我们的合规计划不是验证或认证计划。我们真正关注的是……互操作性。我们的合规计划测试对互操作性最重要的东西。对于像这样的高速信号总线，很多测试都是电气测试。”

从所有这些来看，PCI-Express 7.0 规范预计将在明年年中至年末的某个时候获得批准，其集成商名单很可能会在 2028 年出炉，他补充说：“我希望我们能做得更快。我希望硅片能更快地问世。……这就是我们现实的情况。”

尽管如此，所罗门表示 PCI-SIG 能够领先于行业需求。从下图可以看出，尽管 4.0 规范发布得非常晚，但 PCI-Express 6.0 和 7.0 规范中的带宽能力比每三年翻一番的 I/O 带宽节奏领先了大约三年。

“你们中的一些人已经在这里呆了很长时间，他们指出了 PCI-Express 4.0 的小问题，并为此感到沮丧……但在过去几年里，我们设法将开发此规范的时间与行业真正需要带宽的时间保持在三到四年的差距，”他说。“生态系统中总有一部分需要越来越多的带宽。但……我们在保持领先地位并继续开发人们可以使用的可靠规范方面做得相当不错。”

那么 PCI-Express 7.0 目前的情况如何？版本 0.5（该版本的第一个正式草案）现已发布。PCI-SIG 将最高数据速率提高到每秒 128 千兆传输 (GT/s)，提高了能效，并保留了与前几代规范的向后兼容性。它还保留了从 PCI-Express 6.0 开始的 Flit Mode 编码和 PAM4 信号。

“我们的主要工作是维持 PAM4 信号，维持我们为 PCI-Express 6.0 开发的 Flit 模式，所有这些，并且真正专注于速度翻倍，”Solomon 说。“将传输速度提高到每秒 128 千兆是重点。我们首先要保持向后兼容性。这是 PCI-Express 的重要组成部分。多年来，我们成功推出了所有 PCI-Express 规格。我们一直在努力提高能效，虽然我有点笑了，因为您会看到每秒 128 千兆的传输速度与我们原来的每秒 2.5 千兆的传输速度相比。是的，它比 2003 年消耗更多的电量。”

他说，功能平衡也很重要，并补充说：“PCI-Express 不一定是你能买到的最快的技术。它肯定不是最便宜的技术。但我们试图实现这种性价比最佳的平衡——努力提供真正高的带宽，真正合理的实施。因此，你为 PHY 选择的硅技术就是你选择的 PCB 技术。”

PCI-Express 7.0 还遵循了以前的规范，根据组织的产品需求为其提供一系列选项，如下表所示：

这些选项是 PCI-Express 的关键点。Solomon 表示，图表顶部的通道数与硅片面积有关，并指出 16 条通道将比两条通道占用更多的硅片空间。但是，你可以用更便宜的工艺技术实现 16 条通道；两条通道占用的面积较少，但要实现 128 GT/s 可能需要更昂贵的硅片。“这只是给生态系统提供了选择的机会，”他说。“你可以选择带宽，然后看看什么对你的特定产品很重要，然后选择你想要的一个矩形。”

一些供应商利用 PCI-SIG 活动推出了最新的 PCI-Express 7.0 产品。Rambus 宣布推出其 PCI-Express 7.0 IP 产品组合，旨在处理生成 AI 和 HPC 工作负载带来的高数据量。该套件中包括高带宽和低延迟控制器、重定时器、多端口交换机及其 PCIe XpressAgent，可帮助客户快速推出首款芯片。

Synopsys 推出了自己的 PCI-Express 7.0 产品组合，其中包括控制器、IDE 安全模块、PHY 和验证 IP，这将有助于芯片制造商解决移动 AI 工作负载的带宽和延迟需求，而 Cadence 展示了其 PCI-Express 7.0 IP，用于通过非重定时光学器件每秒发送和接收 128 千兆传输。

编辑：芯智讯-林子  来源：next platform