5月24日消息，在本周举行的 2023 年 IEEE 国际内连技术会议 （IITC） 上，比利时微电子研究中心 （imec） 展示其最新的实验成果，首次证实导体薄膜的电阻在 12 吋硅晶圆上可超越目前业界使用的金属导线材料铜 （Cu） 和钌 （Ru）。

例如，厚度为 7.7nm的镍铝二元合金在经过晶粒工程后，可测得的最低电阻为 11.5µWcm。这些研究成果是在线宽 10nm以下实现低电阻内连技术的里程碑。

Imec 表示，为了跟上元件微缩的进度，先进逻辑与存储芯片的最小线宽很快就会接近10nm。在这种微缩尺寸下，铜材的电阻会极剧升高，可靠度也随之下滑，迫使内连技术研发人员去寻找替代铜材的导线材料。最初的开发重点是金属元素，但后来逐渐延伸到二元及三元有序介金属。这些研究在 2018 年 IEEE 国际内连技术会议 （IITC） 由 Imec 先行展开。

另外，Imec 透过建立一套基于第一原理 （ab initio） 计算的独特方法来拣选最具发展潜能的材料，并以块材电阻与电荷载子平均自由路径 （mean free path）（r0 xl） 的乘积为主要的品质因子 （FOM） 来排序分级。这套基于理论的性能评估是后续在 12 吋晶圆上进行技术实验的开端。

Imec 研究员暨奈米导线研究计划主持人 Zsolt Tőkei 表示，为了深入了解这些选定的二元合金材料在小尺寸下的电阻表现并为其建模，我们在2023年IEEE国际内连技术会议 （IITC） 上提出一种有效电阻率，考量了合金成分变化及有序和无序材料所带来的影响。进一步分析后发现，由于导体薄膜本身的晶粒尺寸小，所以二元合金薄膜的电阻主要受到晶界散射影响，而无序结构也会增加薄膜厚度。

Imec 指出，在一项镍铝合金 （NiAl） 的化学计量研究中，7.7nm的薄膜经过测量后，电阻最低可达 11.5µWcm，比铜材还低了 23%。其做法是在后段制程容许的操作温度下，在锗 （Ge） 磊晶层上沉积一层 50nm的大粒径镍铝薄膜，然后进行薄化实验。这些实验留用较大的粒径 （45.7nm），所以能减缓晶界散射对电阻的影响。

Zsolt Tőkei 强调，这项实验展示了在 12 吋晶圆上制造导体薄膜可以达到低电阻值，进而推动持续探索二元及三元合金作为导线材料。同时，Imec 也在研究这些合金的成分控制，以及未来整合至导线蚀刻制程的兼容性。

编辑：芯智讯-林子  来源：technews