2月22日消息，近日，台积电业务开发资深副总裁张晓强（Kevin Zhang）在国际固态电路大会ISSCC 2024介绍公司的最新技术，并分享未来技术演进、对于先进制程展望，以及各领域中所需要的最新半导体技术。

张晓强指出，随着ChatGPT、Wi-Fi 7出现，需要大量半导体，我们也进入了半导体高速成长期。在车用半导体部分，汽车产业正经历一场革命，许多人说新的汽车将是软件定义，但他觉得是“软件定义硅”，因为软件需要在硅上运行，推动未来的自动驾驶能力。

CFET

在技术部分，过去半导体围绕在尺寸缩小，但现在是围绕在构架创新及使用新材料，从16nm的FinFET转到如今2nm的Nano Sheet，这高性能计算非常重要，也是很大的构架创新，那下一个呢？答案是：CFET。

张晓强表示，CFET（互补式场效晶体管CFET）是将nMOS和pMOS垂直堆叠，可大幅改善零组件电流，使晶体管密度提升1.5~2倍。

这项技术将硅（Si）和锗（Ge）等不同材料从上下方堆叠，使p型和n型的场效晶体管更靠近。通过这种叠加方式，CFET消除 n to p 分开的瓶颈，将运作单元活动区域（cell active area）面积减少2倍。

或者，从低维材料（如2D材料）这类新材料努力，来打造性能更高的开关元件，远超出现今的元件或是晶体管。

张晓强也展示了台积电已经在实验室成功做出CFET构架，“这是在实验室做出来真正的整合元件，可以看到曲线多么漂亮，这在推动晶体管构架的创新上是一大里程碑”。

然而，随着晶体管尺寸缩小会变的越来越困难，也越来越贵，需要制程研发团队与设计研发合作，才能达到最佳效益，这称之为“设计协同优化”（DTCO），并推出FINFLEX技术，让芯片设计人员能选择、混搭最佳的鳍（Fin）结构，来支持每一个关键功能内存块，以达到最佳性能、密度及功耗。

提到DTCO，另一个例子就是“静态随机存取內存”（SRAM）。SRAM从130nm微缩到目前的3nm，台积电实现100倍的密度改善，就是制程创新和采用更先进设计的结合。

无论如何，技术尺寸微缩的目标就是为了“高性能计算”，张晓强表示，在整个半导体产业，台积电走了很长的路，这种进步使今天AI的出现成为可能。

HPC /AI技术平台：3D堆叠、硅光子、CPO

无论是GPU、TPU或定制化ASIC，都采用这个特定的整合方案，目前主流是2.5D封装，但为了应对未来高性能计算需求，这个平台还需要大幅提升，并需要更高密度、更低功耗运算，因此需要“堆叠”，包括将很多內存带宽、HBM带入封装，同时将考虑电源供应、I/O和频宽的互连密度等问题。也因此，张晓强表示将“硅光子带进封装”是未来方向，但这还将面临诸多挑战，如共封装光学（CPO）技术等。

▲上下图为目前及未来HPC/AI技术平台。

1. 3D堆叠

谈到3D堆叠，张晓强展示一张图，并表示为达到更高的互连密度（Interconnect Density），即Chip To Chip连接，透过3D堆叠可以使接合的Pitch一路缩小到几微米，实现“单晶”（Monolithic）的互连密度，“所以3D堆叠才是未来”。

2.硅光子/共封装光学（CPO）

张晓强指出，电子擅长运算，但光子在信号或沟通时比较好。他举例，如果全都用电子并采用铜线材质的系统，会烧掉2,400 W，目前解决方案是采用插拔式模块，可省下40%功耗（> 1500W），但随着未来需要更高速信号、更大频宽，这远远不够，因此需要把硅光子技术把光子能力带进来。

在图标中，需要用先进堆叠技术，把光子芯片和电子芯片堆叠，可使功耗可再降低50%，约5皮焦耳（picojoules per bit），使功耗约在850W。

车用技术

1.追求低DPPM

从根本上看，最新的汽车技术需要大量运算能力，但功耗正成为问题，尤其是由电池供电的车。张晓强认为，车用半导体技术在导入上一直落后消费性或HPC几个世代，是因为非常需要严格的安全性要求，汽车应用的DPPM（缺陷率）必须接近零，也因此晶圆厂、半导体制造和汽车设计人员必须更密切地合作，以加快这个速度。他也对大家承诺，“你们很快就会看到3nm导入车用”。

2. MRAM/RRAM

MCU在汽车转型为区域构架后变更重要，也需要先进半导体技术给MCU提供运算能力。传统MCU大都采浮动闸极（floating gate）为基础的技术，但浮动闸极技术在28nm以下就卡关，所幸业界已经投资新的內存技术，包括新的非挥发性內存如磁性随机存取內存（MRAM）或电阻式內存（RRAM）。也因此，从MCU转移到MRAM、RRAM为基础的技术，有助于推动技术持续微缩，从28nm缩小到16nm、甚至是7nm。

感测器及显示器：CIS（CMOS图像感测器）

感测器技术从最简单的2D设计、单层设计，到现在3D晶圆堆叠的智慧系统，基本上将信号处理层叠在感测层上。张晓强也表示「我们技术已经开始投资、研究多层设计的技术」。

进行三层或多层设计能追求像素最佳化，继续推动像素尺寸缩小同时兼顾分辨率需求，也能同时达到最佳感测能力；另个例子是AR、VR，透过将不同层的內存分开，再堆叠到其他逻辑芯片，可有效缩小尺寸，同时维持高效能需求。

最后张晓强分享自己的故事，他表示7年前离开当时最大的半导体公司，去了中国台湾。他离开的时候心想，他的半导体黄金时代已经过去了，去亚洲是要迎接职涯的日落时刻，但时间快转7年后，他表示：“我没看到日落，而是明亮的日出。随着AI出现，半导体将驱动许多新应用，触及人类生活每一个面向，并改变人类历史的轨迹，所以我看到明亮、黄金的全新时刻，我们最好的日子还在前头，让我们一起努力使其成真”。

编辑：芯智讯-林子