4月6日消息，据外媒Xtech Nikkei报道，日本存储芯片大厂铠侠（Kioxia）首席技术官（CTO）Hidefumi Miyajima表示，该公司计划到2031年批量生产超过1000层的3D NAND Flash芯片。

在近日于东京城市大学举行的第71届应用物理学会春季会议上的演讲中，Miyajima讨论了在3D NAND器件中实现超过1000层的技术挑战和解决方案。

据介绍，增加3D NAND Flash器件中的有源层数量是当今提高NAND Flash密度的最佳方法，因此所有3D NAND Flash制造商都努力每1.5到2年就推出新的工艺节点来实现这一目标。每个新节点都会带来一些挑战，因为3D NAND Flash制造商必须增加层数并横向和纵向缩小NAND Flash单元。这个过程要求制造商在每个新节点都采用新材料，这是一项重大的研发挑战。

如今，铠侠最好的3D NAND Flash器件是第八代BiCS 3D NAND Flash，具有218个有源层和3.2 GT/s接口（于2023年3月首次推出）。这一代引入了一种新颖的CBA（CMOS直接键合到阵列）架构，该架构涉及使用最合适的工艺技术单独制造3D NAND Flash单元阵列晶圆和I/O CMOS晶圆并将它们键合在一起。其结果是产品具有增强的位密度和改进的NAND I/O速度，这确保了内存可用于构建最好的SSD。

与此同时，铠侠及其制造合作伙伴西部数据（Western Digital）尚未披露CBA架构的具体细节，例如I/O CMOS晶圆是否包括额外的NAND外围电路（如页缓冲器、读出放大器和电荷泵）。通过分别生产存储单元和外围电路，制造商可以为每个组件利用最高效的工艺技术，随着行业向串堆叠等方法发展，制造商将获得更多优势，串堆叠肯定会用于1,000层3D NAND。

值得注意的是，三星也计划在未来实现量产级1000层3D NAND Flash。

编辑：芯智讯-林子