12月5日消息，根据英特尔计划将在2025年量产其最新的Intel 18A制程，而台积电也将在2025年下半年量产N2（2nm）制程，这两种制程工艺都将会采用全环绕栅极（GAA）晶体管架构，同时Intel 18A还将率先采用背面供电技术，那么究竟谁更具优势呢？

根据最新曝光的明年2月召开的ISSCC 2025会议的议程显示，英特尔届时将会以《A 0.021μm2 High-Density SRAM in Intel-18A-RibbonFET
Technology with PowerVia-Backside Power Delivery》为题来进行演讲。从该标题泄露的信息来看，Intel 18A的SRAM密度为0.021 μm²的高密度 SRAM 位单元尺寸（实现了大约 31.8 Mb/mm² 的 SRAM 密度），与Intel 4 的 0.024 μm² 的高密度 SRAM 位单元尺寸相比，这是一个重大改进。

但是，Intel 18的这个指标也只是与台积电的 N3E 和 N5 基本一致，相比之下，台积电的 N2制程将高密度SRAM 位单元大小缩小到大约 0.0175 μm^2，从而实现 38 Mb/mm^2 的 SRAM 密度，后者在这方面更加的优秀。

需要注意的是，除了 SRAM 位单元大小之外，SRAM 的一个关键特性是它的功耗，我们并不真正知道Intel 18A 和 台积电N2 在这个指标上是如何的，因此还不宜过早的下结论。

另外，Intel 18A相比之前的Intel 3 还拥有两大优势：GAA 晶体管和背面供电网络 （BSPDN）。虽然台积电N2也是基于GAA晶体管架构，但是其并没有采用BSPDN技术。简单来说，BSPDN技术不仅有望改善晶体管的功率传输，从而提高某些设计的性能效率，而且还使设计人员能够使它们更小，从而提高逻辑密度。从这方面来看，Intel 18A似乎更具优势。

虽然现代芯片设计使用大量 SRAM，并且其密度的高低对于节点到节点的扩展至关重要，但逻辑密度比 HDC SRAM 密度更重要。不过，目前英特尔和台积电均未披露逻辑密度方面的信息。

不过，根据英特尔前CEO帕特·基辛格的说法，Intel 18A制程性能表现将领先于台积电N2（2nm）制程。虽然Intel 18A制程与台积电N2制程的晶体管密度似乎差不多，但英特尔的背面供电技术更加优秀，这让硅芯片拥有更好的面积效率（area efficiency），意味着成本降低，供电较好则代表表现性能更高。不错的晶体管密度、极佳的供电让Intel 18A制程略领先台积电N2。此外，台积电的封装成本也高于英特尔。

从时间进度上来看，Intel 18A即将在2025年上半年量产。在今年10月，英特尔就已经向联想等合作伙伴交付了基于Intel 18A制程的Panther Lake CPU样品。而台积电似乎也已经向客户交付了基于其N2制程的样品，但是量产时间可能需要等到2025年下半年。

编辑：芯智讯-浪客剑